关于FPGA开发的问题1
各位高手,小弟正在基于FPGA开发LCD显示控制程序。定义了一个8位信号,赋了一个8位的值。想将这8位数据依次输出管脚上。结果发现LCD_SI管脚上的电平并未按照赋的值变化。请教各位高手其中的原因,谢谢。部分代码如下:ENTITY lcd_counter IS --定义LCD显示实体
PORT (
Clock_50, Rset: IN STD_LOGIC;
LCD_CS, LCD_A0: OUT STD_LOGIC;
LCD_SCL, LCD_SI: OUT STD_ULOGIC);
END lcd_counter;
……
SIGNAL temp_value:STD_ULOGIC_VECTOR(7 DOWNTO 0);--定义8位信号
……
temp_value <= X"af";
LCD_SI <= temp_value(0);
……
temp_value 这个是个内部寄存器吧,有数据源去驱动这个寄存器吗 要不就贴全部,否则怎么分析啊 楼主,小心你的标题 只看这些代码,原因多的去了,管脚分配对了没? 管脚约束没{:lol:} 借楼主的东风问个问题
我的国产化cpu做fpga也有问题,部分代码如下
moudle cpu_top(
clk,
....);
endmodule
楼主知道是什么问题呢,解决了这个问题,可以打败美国cpu垄断 这种标题,小心老大封ID。或者会给换一个很劲爆的题目。{:titter:}
页:
[1]