yin66 发表于 2014-7-29 15:00:13

IMX6的 ENET_REF_CLK 问题 (已解决)

本帖最后由 FSL_TICS_Robin 于 2014-8-8 16:31 编辑

IMX6的 ENET_REF_CLK    在RM文档 P1078 有如下描述。In RMII mode, this signal is thereference clock for receive, transmit,and the control interface   
                                    在IMX6DQ6SDLHDF文档 Note that the pin labeled “ENET_REF_CLK” in Figure 11-2is only required by the full MII interface. It is not used by the RMII interface.

但是，SABRESDB_DESIGNFILES 开发板用的是RGMII模式，连接了这个时钟，并且我们测试发现，必须要接这个时钟。
我们自己板上用的PHY芯片也是RGMII模式，没有REF_CLK输出，然后我们用有源晶振进FPGA的PLL生成了一个125M时钟接到IMX6的ENET_REF_CLK ，现在发现丢包很严重，RGMII_TXC 抖动很大。
请帮忙解决。

谢谢！

FSL_TICS_ZJJ 发表于 2014-8-1 11:46:48

楼主你好，你的问题待会我会帮你转给我们的I.MX工程师，他会帮你解答，还请耐心等待下。

浪里白条 发表于 2014-8-1 14:42:08

FPGA输出这个时钟的IO口是否能达到要求

yin66 发表于 2014-8-1 15:28:12

按理 25M高精度有源晶振时钟进FPGA，PLL出来的时钟很不错了，用示波器看也很稳定。
页: [1]
查看完整版本: IMX6的 ENET_REF_CLK 问题 (已解决)