menglongfc
发表于 2015-3-9 09:35:23
请问楼主,盗版ad用户在公司用了ad后便收到律师函怎么破?{:cry:},自己在自己的本子上用的ad,到公司连公司的wifi,就连累到公司了!
Cannon220
发表于 2015-3-12 16:36:06
本帖最后由 Cannon220 于 2015-3-12 16:38 编辑
网上还有用EXECEL 画原理图的,楼主如果不是Altium公司的雇员的话应该就是这类型的牛人了。据我所知,华为的御用原理图工具是View Logic的Viewdraw,现在叫Dxdesigner了,PCB工具是Allegro,后来也引进了Mentor的Expedition(看上的是它像联网打CS那样的实时协同布线功能);中兴用的是ConceptHDL+Allegro,据说Expediton也在用。使用一张A0图片妄图把所有东西都塞进去那是脑子烧坏了才这么做的,实际情况是这些原理图都是分开十几到几十张A3左右的图纸来绘制的。层次在这些原理图当中不盛行那是真的,那是因为他们的开发文档都做的相当的规范,从总体设计文档到详细设计文档都已经把电路功能、模块划分和对外接口描述的一清二楚了,而且原理图首页都附有电路的模块划分示意图,再用层次图来绘制的话那就真有点画蛇添足的。 原理图是详细设计的重要阶段,关注的是每个细节的正确性,层次图很多时候后会把底层细节给包起来,非常不方便检查,远不如一页接一页翻看检查方便。还有,检查原理图绝对不是在打印出来的纸上检查的,那还是石器时代的做法。 他们都有自己二次开发的原理图检视工具,可以把每个网络所连接的地方按位置显示出来,NC管脚、单点网络等的信息也一览无余。至于使用全局网络,这个是见仁见智的问题了,原图设计目前的规模还没法跟软件工程相比,几乎所有时候都由一两个人完成的,大部分时候是由一个人来独立绘制的 ,全局网络的使用要求绘制者在绘制之前必须要清晰的全局观,功能等效的网络必须加上模块号之类的前缀加以区分。 而使用层次图加局部网络的话,由于人的惰性,往往还容易造成像A0、A1,D0、D1等网络的滥用,给检查者造成极大的困惑,严重影响查错的效率。 由于规模上的差别,原理图绘制不能生搬硬套软件工程的原则和方法来做。举个例子吧,你见过谁要把Linux的内核代码检查一遍的?但从头到尾来检查原理图这往往是一个人要完成的事情。 Linux内核的庞杂以及众多开发者参与开发这点决定了其必须定义一套规矩来规范每个开发者之间的代码,使其不会相互影响并能单独调试和查错。规矩的制定同时也意味着额外开销的加入,但这种开销对于保证内核的正常高效的开发来说是非常值得的。 而类似的开销如果放在一两个人绘制的原理图上,往往负面作用远大于正面作用。 当然,也有特例,那些功能经过验证的成熟电路可以用层次图打包正一个像单个器件一样的复用模块,这样绘制和检查原理图的时候,这个就只需关系复用模块的外部连接关系就可以了,无须深入到模块内部去研究,这点实际上跟芯片设计是一致的。
说了半天还是这几句话:
1、原理图和PCB工具没有哪个绝对的比其他好或者不好,只有合适和不合适之分,杀鸡不需要用到牛刀, 宰牛也用不了鸡刀。当然,你非要用鸡刀来宰牛的话也没人拦你,网上不是还有用windows 画图板来绘制原理图的嘛!
2、对于前期设计充分、文档规范的企业,原理图绘制应该重点放在底层网络细节上,没必要把时间和人力耗费在所谓的条理清晰的层次图上,不要妄图只用原理图来取代本该有的各种设计文档。你层次图再怎么清晰,能把芯片手册的信息也包含进来吗?
3、关于全局网络于局部网络的问题,个人觉得,一两个人设计的原理图,就没必要在脑子里面封装一大堆的局部网络了,特别是重名的局部网络,那会对你和后续原理图检查者造成不必要的干扰。 思路清晰了,定义全局网络那是水到渠成的事情。 当然,你要绘制复杂度像Linux内核级别的原理图那另算了。
tiedanbb
发表于 2015-3-13 08:25:05
mhw 发表于 2014-6-14 21:50
我发现很多人都轻视原理图重视PCB……可能他们都觉得原理图能看明白就可以了,PCB更重要
我是恰恰相反,每 ...
我也认为原理图更重要些.
hellojohn
发表于 2015-5-12 22:11:41
Mad99cat 发表于 2014-6-17 20:48
算了不和你抬杠了。我用allegro做过20层板,AD还真没做过多层板。个人爱好不必强求,抬杠没意思。您要是 ...
ad画多层板电脑卡死,走线的时候一般都只能单层显示, 多层的画电脑cpu风扇呼啦啦的响。{:lol:}
duklw18
发表于 2015-8-11 14:20:54
EDA软件各有千秋,每家的定位都不一样,市场也不一样。对于哪家的软件好不好,个人感觉适用就好,这也是开发软件的目的。
如果你想长期从事电路设计工作,个人推荐Cadence 原因很简单,他的产品线很完整,其中有几个模组已成为工业标准,这对于设计人员很重要。
孤独的猫
发表于 2015-8-11 15:16:35
我是屌丝,想多赚钱,所以我用cadence。
alen112
发表于 2015-9-19 09:24:47
mark~~~~~~~~~~~~~~~~~~~~~~
PCBBOY1991
发表于 2015-9-19 09:41:09
孤独的猫 发表于 2015-8-11 15:16
我是屌丝,想多赚钱,所以我用cadence。
Candence和多赚钱有啥关系?
feiban001
发表于 2015-10-24 17:23:55
居然坚持吧 几乎所有回帖都看完了,很佩服我自己!
说几点:
1、最早用protel99,后来很长时间一直使用99se。 还有人知道99se也有推挤功能吗?当初用99se的时候,AD已经逐渐发展起来了。曾经认为,不管什么复杂的任务,99se也能胜任。--- 回头再看的时候发现,确实可以,不可以的绕个弯也可以。回过头来看,EDA不就是为了效率吗? 有更高效率的EDA工具干吗不用?
2、曾近尝试学习cadence,没有坚持下来。 看到做一个封装要还要定制焊盘我就受不了了。 ---- 看帖子有人说异形焊盘以及什么拖焊、盗锡焊盘什么的,似乎能明白一点点cadence的用心良苦了。
还是那句话,AD也可以实现异形焊盘,只是多多少少看起来不是那么正规。 效率比较就不得而知了。
3、关于前面交火很多回合的RF设计, 楼主说AD也能绕个弯干这事不假,不过效率呢?内直角,外45度的走线,AD新版本的已经有了一个简单的解决方案,有兴趣的可以自己查阅。
--- 我印象中,mentor推出这个模块的时间也不是很长。cadence可是却是是比较早的。 至于像cadence或者mentor这样完整的微波电路设计组件,相信ad以后也会赶上吧。
4、关于DDR布线的问题,AD14以前的版本要搞定2片以上DDR的布线,恐怕很吃力吧? 不过,AD15以后在高速布线方面有很多增强。 尽管AD在不断的增强高速布线功能,不过感觉还是差cadence不是一点半点。
5、刚才搜了一下cadence的安装包,居然发现,cadence16.6的新功能描述里面居然有一项是在走线上显示网络标号! 要知道,这个功能在AD已经存在了好多年了。
--------------------------------
本人也是长期使用AD,对cadence的了解也是比较少的。
总体的感受是:
--- AD在高速设计,SI,PI等方面很容易触及软件的能力边界。尽管它也在不停追赶。
--- AD的一些特点也可能是其他软甲所不及的。比如repeat,harness,3D,MCAD配合等
ccrt
发表于 2015-10-31 13:47:29
这种全世界都是傻X就我牛X的精神跟论坛里定期出现的XX硬件有BUG,厂家是傻X是一样一样的吧
qq302011
发表于 2015-10-31 20:21:18
mhw 发表于 2014-8-3 21:22
你提到的“EE能减少一半的左键用量”不知能否举一下实例?
我看过专业做layout外包的,各种自动布线+随便 ...
ALLGRO 用了两年左右,几年花了很多时间学习和使用EE和ALLEGRO,我几乎把EE和allegro当时市面上能买到的书全部买了一遍学习。很多功能通过HELP摸索,可以说把EE所有新功能都摸过。觉得EE确实强大,拉线和自动布线最强没有之一。用它布了好几个板,那时候S3C6410ARM11刚出来,0.5间距,为了节约,于是在不用盲埋孔的情况下六层板布通了个核心板
花了7千多在新森快捷打样,回来调试居然有根线没有连接,而EE竟然没有检查出来(也许是盗版的原因),差点哭了。还有EE经常死机后再次打开,则有可能工程无法正常打开,如果以前没有保存的话,就真的悲剧。甚至你的PCB需要重新从头导入网表,自此,返璞归真,一直使用AD到现在,我赞成楼主,AD是最好用的画图软件主要以下几个功能喜欢:
1.焊盘和走线有网络名称,我经常在做PCB的时候还需要考虑网络走线,有时候推敲板子最优方案甚至会修改原理图,所以该功能对我很重要。
2.很多功能简单易用不装逼,上手快,比方说过孔大小随便修改。
3.新版本常常有给人惊艳又易用的功能
4.前几天刚会了个新功能 编译屏蔽,可以把部分原理图暂时屏蔽掉,这个超赞
4.遗憾的是书店里面的书几乎没有一本完全讲明白了AD的很多实用功能的,都是你抄我我抄你,几乎都是把AD当PROTEL在用,只有一本记得是上下册两本绿皮的,非常不错,讲到很多AD6的新功能。
在我的应用里面AD也有些缺点:
1.元件不自动命名,影响效率,因为我经常在PCB的时候感觉突然发现有更巧妙的电路需要修改原理图。
2.规则设置有很大改进,但相对于EE和ALLEGRO还是较粗
3.拉线相对EE较弱,自动布线更是渣,我曾用EE自动布线一个2440+FPGA的板子,跑得非常好,而用AD肯定连布通都不可能。
但我依然觉得AD是我目前用过最顺手的EDA软件了,
zwhzwh_11
发表于 2015-11-7 14:19:34
太有价值了,感谢楼主。很有深度
fcl88b
发表于 2015-11-14 00:22:14
正在选择工具,学习了
liaihua1997
发表于 2015-11-14 09:13:42
本帖最后由 liaihua1997 于 2015-11-14 09:18 编辑
{:lol:},楼主太牛了,感叹吧,AD作入门级还行,功能做得很花巧,实用价值还得考虑一下,真正让你画一个十层大板,AD会让你生不如死,铺个铜等好久,改一根线还得等,给我一个感觉,就是慢,我从2007年的AD06到2011的AD09用了四个年头,后面用到PADS时,感觉可行,用了一二年,后面用到ALLEGRO的时候,感觉这个软件做封装真他丫的变态,但画线真的很爽,如果是大公司,设置规则,适合多人画板,感觉还是ALLEGRO好用,EE买了书一直没学过,现不想学画板了,会了三个画板软件,现在转单片机了,
Canbus007
发表于 2015-12-5 21:03:54
碰撞才会更加全面的认识到各类EDA软件的优劣;总之,适合自己的才是最好的;从开头看到结尾,收益良多;
个人一直用AD中.....
phy_0302
发表于 2016-1-14 10:24:14
Cannon220 发表于 2015-3-12 16:36
网上还有用EXECEL 画原理图的,楼主如果不是Altium公司的雇员的话应该就是这类型的牛人了。据我 ...
层主关于全局网络名称见解精辟!
Canbus007
发表于 2016-1-27 00:20:50
Y的我又从头看到尾一遍{:titter:}
runapp
发表于 2016-1-27 01:17:23
eagle笑而不语,eagle lite用户痛哭流涕
天才少年
发表于 2016-2-18 09:40:18
用AD画PCB比较喜欢的就是用鼠标左右键结合可以随意拖动/缩放,用space/Shift+space可以随意调走线方向,不知allegro能否这样操作?
zhwzjf
发表于 2016-9-16 22:51:07
想学习学习啊,谢谢楼主哦!
jie5313
发表于 2016-11-24 21:37:26
mhw 发表于 2014-6-27 09:06
握个爪
同意。。。。。。。。。。。。。。。
yjamdfhqjs
发表于 2016-12-27 09:47:05
ALTIUM中,SHIFT + 空格可以拉出任意角度的线,但是如果是差分拉任意角度的线怎么做呢,我试了一下,SHIFT + 空格是不行的。
偏偏倒倒
发表于 2016-12-27 18:22:49
写这文章的人根本就没见过文中提到的那些公司的图纸,鉴定完毕。
lavenderfr97
发表于 2017-1-19 16:56:08
一直用AD,上手简单,以前画的板子,没有什么特殊要求。正在学习Cadence
chen057399
发表于 2017-2-27 11:13:04
值得一看的贴子!
allen_comm
发表于 2017-7-3 16:32:06
好帖,居然翻了半天都没翻完,感觉我用反了,原理图orcad,pcb AD。{:sweat:}
fengxin32
发表于 2019-7-29 17:42:44
mhw 发表于 2014-9-2 17:58
这个没了解过……据我所知在职工程师没有哪个买这种书的。
只要你坚持在实际项目中活用活学,碰到问题上 ...
AD的功能也在改进,比如前面提到的allegro的xNet功能,15板以后的AD也有了,叫xSignals ,残留线导致等长不准在17以后也解决了。
楼主,能公布一下《以太网数控电源0-36V/0-4A》的sch原文件么?想学习一下线束的使用,谢谢。
moon2jin
发表于 2019-7-29 20:39:17
完全可以原理图用AD,布局布线用allegro呀
nibia
发表于 2019-7-30 08:26:48
我只想说,这么帖子误导性很大。绝大多数人,做的都是i简单的单片机,2层 4层搞定的,ad肯定没问题。效率低点,占用资源多。
复杂的板子,没有人用ad,生不如死。
givealittletime
发表于 2019-7-30 14:03:28
本帖最后由 givealittletime 于 2019-7-30 14:04 编辑
还在继续这个吗?
来来来,楼上要用层次图的,来做练习吧:
现成的开发板图片看这里:
https://www.intel.com/content/www/us/en/programmable/products/boards_and_kits/dev-kits/altera/kit-cyclone-v-e.html
这块板子的所有文档在这里:
https://www.intel.com/content/dam/altera-www/global/en_US/support/boards-kits/Cyclone/cycloneve_5cefa7f31_fpga_v12.1.1.0.zip
解开zip文件以后里面有原理图,别的先不要理会,就看原理图吧,就用你们的AD把这原理图用你们吹的天花乱坠的层次大法用复制法:画!出!来!
你画出来,还挺高效,服你
qiuyan
发表于 2019-7-31 20:07:51
习惯了就最好,楼上的板子用AD也是轻松能完成的,毕竟不是以前的protel99了
givealittletime
发表于 2019-7-31 22:37:45
qiuyan 发表于 2019-7-31 20:07
习惯了就最好,楼上的板子用AD也是轻松能完成的,毕竟不是以前的protel99了
...
楼上,不是说做不了,只是还有个限定:用层次图,轻松完成。
redworlf007
发表于 2019-8-11 15:09:42
ad的原理图真的是辣鸡,网络标号可以随便加,一个网络可以有n个标号,毫无严谨性可言,再说原理图分页以后,根本不需要层次原理图。