amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› 关于cy7c68013的flagb问题
必必凌
发表于 2014-3-31 22:38:08
关于cy7c68013的flagb问题
各位大神,小弟最近刚上手CY7C68013芯片,采用SLAVE FIFO模式同步写数据,flagb作为FULL FLAG。当FIFO数据满之后,flagb就会变为低电平,停止写数据。
但是问题是当通过USB口将数据读出之后,flagb管教仍然是低电平,变不回高电平,所以请问各位大神,这是为什么?
liangxixingok
发表于 2014-6-17 01:49:26
楼主是用什么主控芯片写FIFO数据的?我也在搞这个,学习一下
Fourier00
发表于 2015-4-6 15:46:04
哥们你这个问题是什么问题啊,我也遇到一个这个问题
页:
[1]
查看完整版本:
关于cy7c68013的flagb问题