论坛首页 › FPGA › 想做一个150Mbits的FIFO，用FPGA+SDRAM有个问题搞不懂

Mortimer 发表于 2014-3-3 08:51:28

想做一个150Mbits的FIFO，用FPGA+SDRAM有个问题搞不懂

SDRAM并不是双口RAM啊，在读的时候只能读，写得时候只能写，而FIFO是一边读一边写，不知道怎么实现这样的功能？
有没有差不多的源码？


求大神解答。

gwj221 发表于 2014-3-3 08:57:27

速度不高的话 在时间是拆分 控制好仲裁

dr2001 发表于 2014-3-3 10:04:16

如果要保证数据流是连续不间断的，需要在SDRAM控制器外边包两个小的FIFO；否则SDRAM换读写方向和刷新等等过程中没办法提供数据IO服务。
至于FIFO的长度，就看SDRAM操作时间和调度策略了。

lusson 发表于 2014-3-3 10:31:37

如果SDRAM是双口RAM的话那FIFO就简单了

Mortimer 发表于 2014-3-3 20:40:19

dr2001 发表于 2014-3-3 10:04
如果要保证数据流是连续不间断的，需要在SDRAM控制器外边包两个小的FIFO；否则SDRAM换读写方向和刷新等等过 ...

恩，说的很对，谢谢了！

查看完整版本: 想做一个150Mbits的FIFO，用FPGA+SDRAM有个问题搞不懂