论坛首页 › FPGA › 有源晶振经过PLL倍频后会提高输出频率的稳定度吗?

xingchen 发表于 2014-3-1 22:27:25

有源晶振经过PLL倍频后会提高输出频率的稳定度吗?

有个问题请教:
12M 50ppm的晶振经过PLL倍频会提高稳定度吗? 假定PLL的抖动为300ps
同样 如果晶振的稳定度是2ppm 经过PLL倍频后 会降低稳定度吗?

yuhang 发表于 2014-3-1 22:30:14

这个就开玩笑了

如果VCO的稳定度肯定没晶振的好，如果晶振很差，那PLL后输出结果都会很差

philoman 发表于 2014-3-4 17:58:01

选个好点儿的晶振很有必要, 恒温/温补/TCXO/VCXO

sunnyqd 发表于 2014-3-4 20:07:53

先分频，再升频

南孤雁2010 发表于 2014-3-5 19:44:05

不会升 肯定会有损失

SuBingEn 发表于 2014-3-5 21:25:50

粗劣的算就是相噪恶化为：20*Log10(Fout/Fin)，相噪再转换为抖动，你就明白倍频是不会改善抖动的

YFM 发表于 2015-3-15 10:55:16

SuBingEn 发表于 2014-3-5 21:25
粗劣的算就是相噪恶化为：20*Log10(Fout/Fin)，相噪再转换为抖动，你就明白倍频是不会改善抖动的 ...

我觉得PLL环路的低通滤波效应会改善输出的jitter

查看完整版本: 有源晶振经过PLL倍频后会提高输出频率的稳定度吗?