amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› Actel管脚分配问题
yinci325
发表于 2014-1-3 08:57:46
Actel管脚分配问题
GLA为例化的PLL中的输出时钟,求助啊,一直不能分配成功
zqf441775525
发表于 2014-1-16 12:46:19
是再Smart Designer里面布线的吗?还从来没有遇到GLA分配不成功的情况……
yinci325
发表于 2014-2-24 10:06:37
zqf441775525 发表于 2014-1-16 12:46
是再Smart Designer里面布线的吗?还从来没有遇到GLA分配不成功的情况……
已解决,谢谢
页:
[1]
查看完整版本:
Actel管脚分配问题