有做赛灵思的么？请问用IP核做的FIFO复位信号为何不管用？
开发环境是Xilinx ISE 7.1i芯片是SPARTAN3 XC3S400
用IP核FIFO generator做个一个异步FIFO，在工作过程中需清空一次，因此加了一个复位信号（复位信号应该是高电平有效，复位信号保持时间芯片手册上没有说，从几十ns到几十毫秒都试过）
可是复位后，不知道是没有清空还是什么原因，再次写入时发现FIFO容量变小了
设计容量是1024比特，可是写入200或300个us之后FIFO标志 Prog_full就为“1”，导致无法继续写入，不知道是什么原因？
复位之前工作正常，每次复位之后就出现FIFO容量变小的情况，写入时钟速率60K，大概只写了200个比特左右，而且每次都不一样，但都达不到我设的门限值。
具体设置见附图：
复位有同步复位和异步复位，自己去理解吧 dspsharc 发表于 2013-12-13 14:55
复位有同步复位和异步复位，自己去理解吧
我这个前提是读写时钟不一样
必须做成异步FIFO 可以的啊，我配置的异步FIFO是可以用的啊，你复位的高低电平是不是搞错了 本帖最后由 NJ8888 于 2016-10-14 13:59 编辑
X家的fifo时钟是必须一直在的，不能因为你不写数据就停了。不想写时控制rden wren，另外复位保持时间说过的，持续至少4个时钟 还有，chipscope工具楼主可以加进去，连接fifo的WRCOUNT观察 竟然跟着挖坟
页:
[1]