求助：VHDL语法
SUBDESIGN sw688_3(
a15,a14,am5,am4,am3,/lword,am1,am0 :INPUT;
a,sw,/iack : INPUT;
o : OUTPUT;
)
BEGIN
o=!a15#!a14#!am5#am4#!am3#am1#!am0#!/lword#/iack#a13$sw8#a12$sw7#a11$sw6#a10$sw5#a9$sw4#a8$sw3#a7$sw2#a6$sw1;
END;
代码中的 # 和 $ 都是啥意思啊？在晚上查不到……求各位大侠指教！
如果能帮我解释下整句是啥意思那更好了，不胜感激！拜谢！ 这家伙是故意来找茬的。这是VHDL吗？我怎么看着像JAVA呢？{:titter:} cmos2345 发表于 2013-11-9 15:30 static/image/common/back.gif
这家伙是故意来找茬的。这是VHDL吗？我怎么看着像JAVA呢？
是编程这人找茬！也不写个注释…… 晕倒.... $符号在一些脚本语言中代表变量符号，实际编译过程中进行替换，这段代码很可能会进行预处理。 uindex 发表于 2013-11-9 20:00 static/image/common/back.gif
$符号在一些脚本语言中代表变量符号，实际编译过程中进行替换，这段代码很可能会进行预处理。 ...
多谢提供线索！ 自顶！求指导…… 好吧……我错了 实际上是AHDL 自己解决了……谢谢参与
页:
[1]