mayo20102012 发表于 2013-11-2 15:25:10

编译通过，但是综合后，报告使用的逻辑单元为0，求解释

编译通过，但是综合后，报告使用的逻辑单元为0，求解释？

mayo20102012 发表于 2013-11-2 15:26:45

额 错了，应该是在编译后的报告中，显示的逻辑单元使用量为0.。。

tim 发表于 2013-11-2 15:30:20

楼主是不是做了偶数个的一串反相器？{:titter:}

mayo20102012 发表于 2013-11-2 15:37:43

tim 发表于 2013-11-2 15:30 static/image/common/back.gif
楼主是不是做了偶数个的一串反相器？

E这个 你还真猜错了。。。。

mayo20102012 发表于 2013-11-2 15:41:40

mayo20102012 发表于 2013-11-2 15:37 static/image/common/back.gif
E这个 你还真猜错了。。。。

单个模块编译还好，把两个模块连起来就不行了。。

mayo20102012 发表于 2013-11-2 15:47:31

mayo20102012 发表于 2013-11-2 15:41 static/image/common/back.gif
单个模块编译还好，把两个模块连起来就不行了。。

有可能是我顶层模块的输入没有驱动顶层模块的输出。但是顶层模块的输出是由第二个模块产生的呀？而顶层模块的输入第一个木块才用得着。比如输入A驱动模块A产生输出B，输出B驱动模块B产生输出C，所以就说我的C不是由A驱动的。郁闷。。。。

mayo20102012 发表于 2013-11-2 15:48:01

tim 发表于 2013-11-2 15:30 static/image/common/back.gif
楼主是不是做了偶数个的一串反相器？

有可能是我顶层模块的输入没有驱动顶层模块的输出。但是顶层模块的输出是由第二个模块产生的呀？而顶层模块的输入第一个木块才用得着。比如输入A驱动模块A产生输出B，输出B驱动模块B产生输出C，所以就说我的C不是由A驱动的。郁闷。。。。

lans0625 发表于 2013-11-2 16:56:40

发源码上来看看。。。。

kebaojun305 发表于 2013-11-2 17:11:54

综合器优化掉了。电路设计有问题。

liurangzhou 发表于 2013-11-2 17:27:22

有些引脚下没有用到

mayo20102012 发表于 2013-11-2 20:29:17

liurangzhou 发表于 2013-11-2 17:27 static/image/common/back.gif
有些引脚下没有用到

貌似是这样的，我有个模块里的某个过程块没有用到输入的Rst_n,多谢多谢！

mayo20102012 发表于 2013-11-2 20:29:41

kebaojun305 发表于 2013-11-2 17:11 static/image/common/back.gif
综合器优化掉了。电路设计有问题。

嗯，确实有问题啊。。。。

yayakimwu 发表于 2013-11-2 21:15:21

以前也碰到过类似问题，都是设计问题，导致被综合器优化掉

thzbigone 发表于 2013-11-4 15:41:04

说明你的程序有用的部分没执行到.
页: [1]
查看完整版本: 编译通过，但是综合后，报告使用的逻辑单元为0，求解释