amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› 关于时序约束
mayo20102012
发表于 2013-10-29 21:11:36
关于时序约束
对于小的系统,一般可不进行时序约束,综合器综合出来的布局布线会满足系统实际工作的时序要求。但对于一些大的系统,则要对系统时钟进行约束,让综合器在这个约束下综合,这样综合出来的布局布线才会一定满足系统实际工作的时序要求,特别是建立时间的满足。一般可以通过改变走线的方式来减少逻辑延时,即在约束系统时钟时多5%的余量。如系统时钟频率为50M,则在约束时将时钟设为52.5M。
页:
[1]
查看完整版本:
关于时序约束