inspiriting 发表于 2013-10-24 09:51:24

Quartus顶层文件用原理图可以testbench仿真吗？

Quartus工程顶层文件用原理图（.bdf）方式，可以使用testbench仿真吗？

skycomm 发表于 2013-10-29 09:33:25

不能需要封装成模块   可以quartus里面可以直接转成 verilog

inspiriting 发表于 2013-10-29 17:16:12

嗯，多谢，我把顶层文件删掉了，用verilog写的顶层文件
页: [1]
查看完整版本: Quartus顶层文件用原理图可以testbench仿真吗？