mayo20102012 发表于 2013-10-15 10:52:47

真诚求助 各位大侠 并串转换问题

如图,当我的输入数据是8位的时候,data_out能够正确的串行输出各位,其中ps_en为高时载入输入的数据,并同时输出上一个数据的最高位。所有事件在时钟上升沿触发。


但是,当我的输入是9位的时候,比如我输入的数据位9'b1010_01011,也就是最高位为1,在ps_en为高期间,data_out应该输出为低电平,但仿真的结果是低电平。这是怎么回事啊?请教各位了!

skyxjh 发表于 2013-10-15 22:50:36

不上代码,谁帮得了你!

goolloo 发表于 2013-10-15 23:16:40

在ps_en为高期间,data_out应该输出为低电平,但仿真的结果是低电平。这是怎么回事啊?

做对了呗

mayo20102012 发表于 2013-10-16 11:24:39

goolloo 发表于 2013-10-15 23:16 static/image/common/back.gif
在ps_en为高期间,data_out应该输出为低电平,但仿真的结果是低电平。这是怎么回事啊?

做对了呗 ...

额 说错了 应该是
在ps_en为高期间,data_out应该输出为高电平,但仿真的结果是低电平

mayo20102012 发表于 2013-10-16 11:26:18

skyxjh 发表于 2013-10-15 22:50 static/image/common/back.gif
不上代码,谁帮得了你!

额 代码是

module shift_r(clk,ps_en,data_in,data_out);
input   clk;
input   ps_en;
input data_in;
output   data_out;

reg   data_out;
regdata_temp;


always@(posedge clk)
begin
if(ps_en)
data_temp<=data_in;

else
begin
data_temp<=(data_temp>>1);
end

data_out<=data_temp;

end
endmodule

谢谢了啊!

幸福的鱼 发表于 2013-10-16 14:28:20

mayo20102012 发表于 2013-10-16 11:26 static/image/common/back.gif
额 代码是

module shift_r(clk,ps_en,data_in,data_out);


朋友,你的data_in输入定义的是8位宽度,temp定义的是9位,当然赋值时最高位就为0了

mayo20102012 发表于 2013-10-16 15:23:29

幸福的鱼 发表于 2013-10-16 14:28 static/image/common/back.gif
朋友,你的data_in输入定义的是8位宽度,temp定义的是9位,当然赋值时最高位就为0了 ...

额 貌似是这样的 谢谢你了。现在 可以了!

幸福的鱼 发表于 2013-10-16 16:09:49

mayo20102012 发表于 2013-10-16 15:23 static/image/common/back.gif
额 貌似是这样的 谢谢你了。现在 可以了!

好了,那就好
页: [1]
查看完整版本: 真诚求助 各位大侠 并串转换问题