cosxu 发表于 2013-9-25 13:12:54

'define就是一个红定义嘛，为什么我在编译的时候会出错呢

我在VerilogHDL中输入了一个'define add 3'd0,这就是一个宏定义嘛，为什么我编译的时候出错了，是不是我输入的那个“'”有问题，要怎么输入啊

cosxu 发表于 2013-9-25 13:14:53

这是我编写的内容

咖啡可乐 发表于 2013-9-25 13:37:56

宏定义应该是 Tab 上面的那个按键

cosxu 发表于 2013-9-25 13:44:17

哦，就是个反引号，我用那个也不行，输入不了，后来在软键盘里找到了，还是谢谢了

kebaojun305 发表于 2013-9-25 14:11:10

就是TAB按键上面那个不行的话是不是你是使用中文输入的。

cosxu 发表于 2013-9-25 14:26:08

嗯，我的可以了，是自己sb了
页: [1]
查看完整版本: 'define就是一个红定义嘛，为什么我在编译的时候会出错呢