lwjconan 发表于 2013-9-1 19:41:32

AD时序问题

我最近在调一块AD TLC5540，它的时序图很简单，只需要输出40MHz的时钟，然后下降沿采集数据就可以了，但是 通过SIGNALTAP II 采到的数据很混乱，虽然总体是正弦波，但是信号十分混乱。我考虑可能是系统FPGA输出到AD之间的电路连接线太长，我想通过时序约束来控制一下时钟输出，但是不是很懂怎么设置。

我的问题是，我要怎么通过时序约束使得时钟上升沿或者下降沿来临的时候推迟或者提早数据的接受。
页: [1]
查看完整版本: AD时序问题