ybbrdfxk 发表于 2013-8-30 11:36:40

关于CYCLONE2的内部逻辑时钟的问题

用的是EP2C5T144I8N的片子。25M外部时钟。倍频到800M的时候，编译过不去，提示只能到402.5M。查了下手册，说内部逻辑只能到402。5.
但是我输出两个差90度相位的400M，然后通过一个XOR门，然后通过一个8分频模块，用频谱仪看，出来一个99.99888M的频率。
这是怎么个回事？这跟速度等级有什么关系吗？？？？彻底迷茫了。。。。跟手册的不一样，求高人解答！！！！

ybbrdfxk 发表于 2013-8-31 19:59:08

自己顶一下
页: [1]
查看完整版本: 关于CYCLONE2的内部逻辑时钟的问题