论坛首页 › FPGA › XILINX 的 ISE。用原理图模式时，怎么加入PLL啊？

浮华一生 发表于 2013-8-27 17:06:42

XILINX 的 ISE。用原理图模式时，怎么加入PLL啊？

            RT， 初次接触 ISE. 想将晶振输入的20MHZ 倍频到100MHZ。 使用原理图的方法，不知道怎么正确使用。自己摸索使用clocking wizard 配置了一个 symbol. 放入原理图中，编译通不过，报错如下：
   

连接图如下：
   




这只是一个测试程序，将倍频的时钟引入LED模块，让LED闪烁。不知道有没有类似quartus II 那种傻瓜式的PLL配置方法。
求教高人...

浮华一生 发表于 2013-8-27 19:13:47

大家都下班了吧，顶顶。

NJ8888 发表于 2013-8-27 20:18:48

加入DCM模块，IP核中

浮华一生 发表于 2013-8-27 20:35:24

NJ8888 发表于 2013-8-27 20:18 static/image/common/back.gif
加入DCM模块，IP核中

是在 symbol 中调用还是在那个 IP core generation 中啊？

NJ8888 发表于 2013-8-27 20:47:02

ip后出符号

KDTeam 发表于 2015-8-8 09:43:16

IP核不能用怎么办

zkf0100007 发表于 2015-8-8 10:10:19

clocking resources里有ＰＬＬ_ＢＡＳＥ

查看完整版本: XILINX 的 ISE。用原理图模式时，怎么加入PLL啊？