询问总线读取的思路,附上时序图
询问总线读取的思路这个单片机的总线写的时序图,但CS和WE下降沿像是同一时刻发生
我打算用两个状态机去捕捉信号
一个是捕捉CS下降沿,读取地址
一个是捕捉WE下降沿,读取数据
最后等WE上升沿到了在处理地址与数据
不知twp是多少,以我的经验,只要判断we的下降沿,就可以读数据和地址。 tWP时间
Min: 77.5nS
Max:80nS 本帖最后由 wwwjjj-1 于 2013-8-21 16:57 编辑
cs和we不可能同时拉低 通常是先片选,再读写使能 LZ 你是要处理读还是处理写啊,看你的标题好像是要处理读,但是内容好像是要处理写啊
我建议在写使能的上升沿去采样读写地址,一次搞定 Fourier00 发表于 2013-8-25 15:48 static/image/common/back.gif
LZ 你是要处理读还是处理写啊,看你的标题好像是要处理读,但是内容好像是要处理写啊
我建议在写使能的上升 ...
是用FPGA处理读
图片是单片机发出的总线信号时序
我用100M逻辑分析仪采样了下,CS和WE下降沿还真的是在同一时刻
页:
[1]