论坛首页 › FPGA › FPGA的普通I/O口用作时钟输入输出

aduo 发表于 2013-8-9 19:37:47

FPGA的普通I/O口用作时钟输入输出

以前没用过FPGA，最近在用FPGA做数据采集，设计硬件的时候有个疑问，就是ALTERA的FPGA可以用普通I/O作为数据采集时钟的输入或输出脚使用吗，时钟频率为62MHZ，网上查了一下，有的说可以，有的说不行。
比较疑惑，有熟悉FPGA的兄弟可以解答一下吗？

南孤雁2010 发表于 2013-8-9 19:39:00

有特定的时钟I/O口把

aduo 发表于 2013-8-9 19:52:06

南孤雁2010 发表于 2013-8-9 19:39 static/image/common/back.gif
有特定的时钟I/O口把

有特定的时钟I/O，但是原FPGA的开发板的扩展接口上只引出了两个，被其他外设占用了，所以现在只能考虑用普通I/O口作为时钟输入

eastboy 发表于 2013-8-9 21:42:54

尽量用特定的时钟口，因为内部针对时钟线路进行了优化，你的频率达到了62M，最好是用特定的时钟口。

zkf0100007 发表于 2013-8-9 23:26:23

楼上正解，专用时钟引脚连到了内部的全局时钟网络，能够保证时钟的最佳时序性能
你的设计要62M，不算太高，但最好还是用专用时钟引脚

aduo 发表于 2013-8-12 12:30:16

目前受硬件条件限制，似乎只能用普通I/O作62MHZ的时钟输入，不知道这个对数据采集影响有多大，会导致根本不能用吗？

german010 发表于 2013-8-12 20:11:30

一般的IO 当时钟用，
但容易出问题，不稳定
但碰对了，可能可以实现功能

flyag 发表于 2013-8-12 22:40:47

输出时钟做一般用途没什么问题，波形和占空比都不会有什么问题，只是和源时钟的相位偏移不好把握而已，这个你应该不太关心，所以大胆的去用吧！

aduo 发表于 2013-8-14 18:12:15

非常感谢各位的解答

深海烟花 发表于 2013-8-15 11:46:37

普通的IO口延迟大么？

查看完整版本: FPGA的普通I/O口用作时钟输入输出