gginhouse 发表于 2013-8-7 11:53:42

请教FPGA用锁存器双口RAM,FIFO等公用三态数据线报multidrive错误

用atlera cyloneii的FPGA,
PC104_DATA7~PC104-DATA0是端口名字，data是对用的网络名；
CPU1_D7~CPU1_D0是端口名字，q是对用的网络名；
这些端口都是设置成三态的；
好像是双口RAM那个模块（参考别人程序写的，FIFO用的IP核）引起的，去掉后好像正常。

gginhouse 发表于 2013-8-7 11:57:48

上面图片不清楚再弄了一下

gginhouse 发表于 2013-8-7 15:27:53

已经解决了，这个RAM模块的语句中根本没有锁存器的部分
页: [1]
查看完整版本: 请教FPGA用锁存器双口RAM,FIFO等公用三态数据线报multidrive错误