论坛首页 › FPGA › CPLD的引脚设置为输入时候，可以内部上拉吗？

shmcsl 发表于 2013-8-5 17:31:17

CPLD的引脚设置为输入时候，可以内部上拉吗？

请问有谁用过ALTERA的CPLD吗 当CPLD的引脚设置为输入时候，可以内部上拉吗？

shmcsl 发表于 2013-8-5 21:10:30

刚学CPLD，有大神指点啊！！

skyxjh 发表于 2013-11-21 23:32:49

当然可以了。

查看完整版本: CPLD的引脚设置为输入时候，可以内部上拉吗？