共享下之前自己寫的Verilog講義
******** 目錄 *************
Ch1 Verilog基本簡介
1.1 Verilog基本架構
1.2 Module
1.3 模組名稱
1.4 輸出入埠名稱
1.5 輸出入埠敘述
1.6 資料型態敘述
1.7 內部電路敘述
Ch2 Verilog資料型態
2.1 資料狀態
2.2 連接線Net
2.3 暫存器Register
2.4 多進制表示
2.5 數值資料
2.6 表示法
2.7 參數 Parameter
Ch3 邏輯閘層次 Gate Level
3.1 基本邏輯閘
3.2 使用方法
3.3 實際範例
Ch4 資料流層次 Dataflow Level
4.1 assign 敘述
4.2 運算子
4.3 實際範例
Ch5 行為層次 Behavior Level
5.1 always敘述
5.2 if-else
5.3 case、casex 與casez
5.4 for
5.5 Blocking/Non-Blocking
5.6 實際範例
Ch6 模組化與階層化
6.1 Top Module
6.2 By Name, In Order
6.3 函數function
6.4 任務task
6.5 實際範例
Ch7 數位電路設計
7.1 多工器 Multiplexier
7.2 解多工 DeMultiplexier
7.3 編碼器 Encode
7.4 解碼器 Decode
7.5 比較器 Comparator
7.6 算術邏輯運算單元 ALU
7.7 上數計數器 Counter
7.8 有限狀態機 FSM
Ch8 應用範例
8.1 按鍵防彈跳
8.2 除頻器
8.3 LED流水燈
8.4 掃描鍵盤
8.5 計數器 ( 七段顯示器 )
*********
学习了! 学习下 看看怎么样
好东西,学习下 mark{:handshake:} 本帖最后由 sl961102 于 2014-6-22 11:39 编辑
好东西,学习一下。
不过内容少了一些感觉 下载了 谢谢 好东西,先支持,再下载 谢谢分享!
谢谢分享 谢谢分享! Verilog 讲义 额 翻译字看着吃力 我也凑个数{:lol:} 很好的资料,通俗易懂,非常棒!!!只是这繁体字有些吃力~~~~{:biggrin:} 楼主快点出下面的笔记啊
页:
[1]