内部总线如何用Verilog hd怎么实现
总线一般都要具有输入输出能力也就是IO, 对于FPGA外部而已,就用INOUT来修饰端口就可以了, 那内部呢? 比如我想把CPU和RAM都做在FPGA里面,那他们的数据总线连接该如何书写呢? 可以参考Altera公司的Avalon总线 ARM的AMBA总线开源的Wishbone总线 蓝色风暴@FPGA 发表于 2013-7-3 20:41 static/image/common/back.gif
可以参考Altera公司的Avalon总线
本人比较犯贱,不想用总线的IP核,其实是想学习添加一个8051的IP核, 但是ROM部分,不想用一般并行的,想用串行的ROM省IO,这样就需要自己写一个串行转并行的模块,对外是串行SPI接口,对内挂在8051IP核的数据总线上。 zouyf12 发表于 2013-7-4 00:16 static/image/common/back.gif
本人比较犯贱,不想用总线的IP核,其实是想学习添加一个8051的IP核, 但是ROM部分,不想用一般并行的, ...
不管是什么总线,基本上都是读写使能、读写数据、地址等,Avalon总线应该算是比较简单易懂的了,我们项目里Avalon转SPI用的也比较多
页:
[1]