投票调查:你用VHDL,还是用Verilog?
本帖最后由 40130064 于 2013-6-20 19:47 编辑投票调查:你用什么语言编程? 完全看不懂,我写单片机都用C,,上面这些何为? 标题起的不合格吧,虽然你放在fpga专区里,但还是会让人误解,写清楚点标题吧 其实都是一个东西
但是在细节上 有的时候VHDL好用
有的时候verilog好用 这就好比MDK和IAR的关系、VIM和EMAC的关系…………………… 个人感觉没什么意义,然而我是因为学不懂VHDL复杂的语法才用C风格的Verilog。事实证明,只要代码书写规范,Verilog也能达到效果和速度。 月经贴 用Verilog的飘过
wajlh 发表于 2013-6-20 19:04 static/image/common/back.gif
月经贴
因为我纠结于自己要不要改成Verilog,我一直用VHDL搞些简单的CPLD,不会Verilog。但好像用Verilog的人太多了,好多贴看不懂,就这样。 最好都学,移植别人代码时候,会发现后悔没有学另一个 Eric2013 发表于 2013-6-20 19:53 static/image/common/back.gif
最好都学,移植别人代码时候,会发现后悔没有学另一个
同意,学会了一个,再学另外一个也不难,一个精通,一个能读懂就可以了。 我是懒人,用verilog可以少码点字 还是用VHDL顺手啊 懒人,用verilog的路过,不过话说工作上称为单片机工程师,写单片机多点,偶尔来点CPLD 在学校学过VHDL 至今什么都没用过自用c 两个都用过 只是语言而已,就像中文/英文,或者汇编/C一样,熟练到一定程度,喜欢怎样用就怎样用,还可以混在一起用。 Nuker 发表于 2013-6-21 10:55
只是语言而已,就像中文/英文,或者汇编/C一样,熟练到一定程度,喜欢怎样用就怎样用,还可以混在一起用。 ...
目前还没见到VHDL和VERILOG混用的。 使用verilog不过VHDL的 不用学 就基本上能看的懂在说 有转换软件。碰到 VHDL 我都是转换成verilog然后有疑问的对比看。不难。 我转过,把verilog转成VHDL 可读性差得很,乱七八糟的,完全不是一回事。
今天已在网上买了本verilog的书,准备学习下,到时感觉哪个好就用哪个。 AVRTDK 发表于 2013-6-21 17:14 static/image/common/back.gif
目前还没见到VHDL和VERILOG混用的。
要不要看看DEMO? 这个调查意义在那? NJ8888 发表于 2013-6-21 18:46 static/image/common/back.gif
这个调查意义在那?
答案在7楼 毫无意义的帖子 感觉VHDL用的人越来越少,现在的新书,大部份是verilog的
页:
[1]