关于《基于VHDL的FPGA与NIOS II实例精》SDRAM的操作 代码的问题
今天看了《基于VHDL的FPGA与NIOS II实例精炼》SDRAM的操作 代码，其中状态机中 对于poweronwait这个状态的描述是这样的：
case sdramstate is
when poweronwait =>
if waitcnt > 8 then
waitcnt <= (others => '0');
sdramstate <= precharge_all_bank;
else
waitcnt <= waitcnt + "0000000001";
sdramstate <= poweronwait;
end if;
......
end case；
看了工程中PLL 设置的clk 是25MHz ， 这样waitcnt >8 是不是只等待了8*1/25MHZ即是320ns， 但是SDRAM上电等待的时间不是200us 吗？
请问这里waitcnt > 8怎么理解
另外为什么 主时钟 是25MHZ 呢， 再高一点100MHZ或者是133MHZ有没有问题呢？
网上来来回回 差不多就三个版本，特权前辈的，基于VHDL的FPGA与NIOS II实例精炼 黑金社区的， altera 官方的
特权前辈的 状态机 实在令人眼花缭乱（不过初始化 那段状态机 不错，一看就懂了，问题是后面那些clk cnt 的状态机）
altera 官方的 看不出什么头绪
基于VHDL的FPGA与NIOS II实例精炼 黑金社区的，虽然简单但是初始化的状态机又实在迷糊 折腾了好几天都没弄懂， 今天网上一位仁兄说，你为什么不去SOPC 建一个工程，例化一个SDRAM 控制器，直接调用它生成的HDL代码，又或者直接去Mega wizard 直接调用一个~~~~~~
当时 石化了~~~~~~~~~~~~~~~~~~~~~~~~
ALTERA QII 做的这么完美， 这么复杂的SDRAM 控制器都做成IP 给你用，你个傻B 还自己写HDL 代码？？？？？？？
但想想又有点 不解， 如果真的这样，为什么网上还那么多人自己 用HDL 语言一个一个的去敲 呢？？？难道他们和我一样不知道 可以直接调用吗？？？？？
直接调用 IP 和自己写 SDRAM 代码到底 哪种好》？？？？？ suxilong 发表于 2013-6-6 23:32 static/image/common/back.gif
折腾了好几天都没弄懂， 今天网上一位仁兄说，你为什么不去SOPC 建一个工程，例化一个SDRAM 控制器，直接调 ...
别高兴得太早， 调用是可以调用，但要看里面的代码 需要license ， 所以 大家不要总以为有免费的午餐，还是老老实实自己写吧！！！！ 哪有可以调用的？sopc的能在外部环境下调用麽？ jlhgold 发表于 2013-6-7 07:24 static/image/common/back.gif
哪有可以调用的？sopc的能在外部环境下调用麽？
SOPC 还没试过， 但是mega wizard 试过 是可以的，但是代码是看不到的，需要license！！！ 呃，我最近刚刚把SDRAM 读写做好， 用的altera的控制器 =。=
frankshen 发表于 2013-6-18 16:17 static/image/common/back.gif
呃，我最近刚刚把SDRAM 读写做好， 用的altera的控制器 =。=
官网那个？？？操作起来 很麻烦？？？吗 suxilong 发表于 2013-6-19 23:04 static/image/common/back.gif
官网那个？？？操作起来 很麻烦？？？吗
是官网那个， 是有点麻烦 =。=感觉还是nios用IP核加载sdram方便些，调试有IDE也方便看， 就是对时序的控制感没硬件电路强。。。 自己写的sdram控制器，维护性和移植性更好，比如你这个项目用的是altera的FPGA，另一个项目用的是Xilinx的那自己写的就可以方便的移植过去。
页:
[1]