hughqfb 发表于 2013-6-5 19:05:28

Verilog HDL代码优化求助！

我自己写的代码看下编译报告，去。。。。300个LEs

再看下高手写的代码，同样的功能，去。。。。70个LEs

相当的震惊啊，求分享代码优化技巧！

wangjun403 发表于 2013-6-6 00:42:12

贴代码，说功能

skyxjh 发表于 2013-6-6 01:01:23

去看我的UART模块代码，优化方法自己体会。

jm2011 发表于 2013-6-7 12:00:44

能贴出代码码？一起来讨论下

haowei029 发表于 2013-6-15 15:26:20

要权衡考虑：速度与资源
和具体实现方式原理有很大关系
页: [1]
查看完整版本: Verilog HDL代码优化求助！