使用chipScope 的时候,网络连线的问题...
在上图中
当前的连线方式,即ch:0 与 clk_BUFGP 之间建立连接线, 可以编译通过,并且在 chipscope里观看波形
但是,当选择 clk时,就不行,编译都不过...为啥呢? clk是port,所以不行的 zkf0100007 发表于 2013-5-29 12:27 static/image/common/back.gif
clk是port,所以不行的
明白了
谢谢
module fre(clk, rst, led0);
input clk;
input rst;
output led0;
wire led0;
reg cnt;
always @ (posedge clk or negedge rst)
if(!rst)
cnt<=9'b0;
else
cnt<=cnt+9'b1;
assign led0=cnt;
endmodule我的代码如上,led0 ,,怎么找不到呢?在连线的时候,, 没法观察LED0的 波形了...
直接看cnt, chipscope只能看信号的驱动源 cmos2345 发表于 2013-5-30 19:51 static/image/common/back.gif
直接看cnt, chipscope只能看信号的驱动源
没错,一样的 明白了
谢谢各位
页:
[1]