关于那个诡异的2XXXXXXX数据的后续跟进，请大神指点
今天上午连续测试之后，针对上次我发帖说的http://www.amobbs.com/thread-5534650-1-1.html，在数据的第29位出现一个莫名的1，有如下测试结果。疑似起因：当初设计板卡的时候有个疏忽，外置的FIFO的OE管脚是IP口，结果我错误地连接在了FPGA的IP口上，导致芯片运行发热，数据无输出等等等等。目前我把这根错误的连线割断，于是尝试着考虑飞线，FPGA本身还剩余最后两个我用来测试的管脚，于是就像图上那样我接了过去，接过去之后就出现了帖子里说的那个诡异的第29位置‘1’的情况。
如图所示，左边的管脚是P206，右边的管脚是P197。
测试步骤如下：（测试芯片spartan3E，XC3S500E）
1.定义P197为FIFO的OE信号，没有定义P206。把飞线插在P197上，测试出现第29位为1的情况。
2.定义P197为FIFO的OE信号，没有定义P206。拔下飞线，测试依旧出现第29位为1的情况。
3.定义P197为FIFO的OE信号，没有定义P206。飞线插在P206上，实际上P197的信号跟FIFO就没什么关系了，这个时候读写正常，所有数据位都正常。
（反过来看看）
4.定义P206位FIFO的OE信号，没有定义P197。飞线插在P206上，测试出现第29位为1的情况。
5.定义P206位FIFO的OE信号，没有定义P197。拔下飞线，测试依旧出现第29位为1的情况。
6.定义P206位FIFO的OE信号，没有定义P197。飞线插在P197上，实际上P206的信号跟FIFO就没什么关系了，这个时候读写正常，所有数据位都正常。
总结：只要飞线没插在对的测试排针上，数据读写就没事儿，但是外置的FIFO就不好工作了。只要飞线插在我想要的测试排针上，数据读写就会出现那个诡异的第29位，只不过外置FIFO可以正常工作了。。。
猜测：是我飞线的方式不对？我表示对FPGA内部的电路学习还浅，对于这个问题的分析还望大神多多指点！万谢！ 难不成这两个测试管脚在逻辑上有什么竞争冒险？你的fpga的不用的管脚已经设置为高阻态了么？不好意思，我也才疏学浅，共同探讨吧 幸福的鱼 发表于 2013-5-20 14:17 static/image/common/back.gif
难不成这两个测试管脚在逻辑上有什么竞争冒险？你的fpga的不用的管脚已经设置为高阻态了么？不好意思，我也 ...
一般我没有用到的管教都不去定义它的，应该来说没有定义的管教不都应该是默认高阻态的吗？
另，竞争冒险这个我没考虑过，也没意识到过，我去探究一下 我之前一直用Altera的，它的是需要自己在软件的管脚设置里定义 幸福的鱼 发表于 2013-5-20 15:11 static/image/common/back.gif
我之前一直用Altera的，它的是需要自己在软件的管脚设置里定义
我暂时也只能用用Spartan3E，实验室实力有限。。。
页:
[1]