关于FPGA引脚用作（inou)双向端口通信时大家都是怎么处理？
我个人的想法是这样的，当然也是借鉴别人的！设置一个方向寄存器如：
reg isOut; //如果isOut=1'b1的话那么IO口就起输出的作用，否则就是输入用途
reg rData;
assign = isOut? rData :1'bz;//做输入时FPGA的IO内部为设置为高阻，不知是否对呢？
大侠们多多发言哦！
摘自Xilinx模板文件
IOBUF #(
.DRIVE(12), // Specify the output drive strength
.IBUF_LOW_PWR("TRUE"),// Low Power - "TRUE", High Performance = "FALSE"
.IOSTANDARD("DEFAULT"), // Specify the I/O standard
.SLEW("SLOW") // Specify the output slew rate
) IOBUF_inst (
.O(O), // Buffer output
.IO(IO), // Buffer inout port (connect directly to top-level port)
.I(I), // Buffer input
.T(T) // 3-state enable input, high=input, low=output
); y595906642 发表于 2013-5-13 14:11 static/image/common/back.gif
摘自Xilinx模板文件
IOBUF #(
有没有具体的HDL代码呢？多谢! ioport <= output when (tir_state = '0') else 'Z';
input <= ioport ;
页:
[1]