论坛首页 › FPGA › ISE顶层例化端口赋值

517650971 发表于 2013-5-7 00:08:34

ISE顶层例化端口赋值

为什么在ISE顶层例化端口赋值在综合好的RTL图中没有连接上，难道是我的打开方式不对。。。

guer 发表于 2013-5-7 08:46:59

新人帮顶，，

rx_78gp02a 发表于 2013-5-7 09:38:10

应该看RTL视图，你会看到赋予1的逻辑直接被接到电源了。

517650971 发表于 2013-5-16 10:09:37

rx_78gp02a 发表于 2013-5-7 09:38 static/image/common/back.gif
应该看RTL视图，你会看到赋予1的逻辑直接被接到电源了。

这个不就是RTL图么？

查看完整版本: ISE顶层例化端口赋值