justin_n 发表于 2013-4-28 20:26:17

FPGA JTAG配置电路中TMS TDO接了上拉电阻出现问题，求大神指...

3.3v接10k的上拉电路后测tms，tdo对地电压为0v这是为什么？另外我反复检查了FPGA管脚的电源和接地，都没有错误啊。

lkl10800139 发表于 2013-4-29 15:17:07

看看我的帖子
cpld下载错误，Error: Verify failure on device number 1
http://www.amobbs.com/thread-5467244-1-1.html

justin_n 发表于 2013-4-29 17:02:05

lkl10800139 发表于 2013-4-29 15:17 static/image/common/back.gif
看看我的帖子
cpld下载错误，Error: Verify failure on device number 1
http://www.amobbs.com/thread-546 ...

测了TDO没有工作，左边bank1与bank2，如nSTATUS,都不能被置高电平，难道是芯片没有工作？但是反复测FPGA,电压管脚，和接地均正常3.3v电压实为（3.25v）1.2v电压实则（1.25v），现在处于奔溃状态啊，都焊了两块都这样。
页: [1]
查看完整版本: FPGA JTAG配置电路中TMS TDO接了上拉电阻出现问题，求大神指...