做高速AD采集时采用CPLD还是FPGA好
做ADC的高速采集,外接高速RAM做缓冲,用CPLD或FPGA做逻辑控制,两个方案好像都能实现,但是用哪个方案比较好,刚开始学verilog,对这两种芯片理解的还不是很深,现在感觉FPGA用得比较多,功能也强,CPLD是不是没落了。 不处理数据的话cpld就行了 Cpld当然没有没落,看需求而已,如果外接 ram的话 , cpld就行 zkf0100007 发表于 2013-4-21 17:17 static/image/common/back.gifCpld当然没有没落,看需求而已,如果外接 ram的话 , cpld就行
请教下,如果两者都满足功能需求,不考虑成本的话,为追求最好的可靠性,是用cpld好,还是fpga好? 体积小的好 应该说面积
lans0625 发表于 2013-4-21 17:36 static/image/common/back.gif
请教下,如果两者都满足功能需求,不考虑成本的话,为追求最好的可靠性,是用cpld好,还是fpga好? ...
抛硬币决定最好 不差钱就上FPGA,上高端FPGA,不过估计楼主连高端FPGA长啥样都没概念 FPGA 吧 FPGA有锁相环,所以用FPGA好. 多谢各位,看样子推荐FPGA的居多,准备上手FPGA了{:smile:} 别闹了,CPLD吧,更可靠 两个都可以的 怎么 做? CPLD可靠性比FPGA高;
单位逻辑单元的平均价格,CPLD比FPGA高;
CPLD速度比FPGA快;
选哪一种,看需求。 Sram型Fpga要多一个配置 flash ,不过你可以选 actel的 flash型 fpga 楼上用的Spartan-3E?
为何没推荐Spartan-3AN?
页:
[1]