ALTERA FPGA配置管脚、JTAG管脚、MSEL管脚电平标准疑问。
我用的是cyclone II系列的FPGA1、MSEL属于BANK6,我的BANK6的VCCIO为1.8V,那么,MSEL是否就是1.8V电平标准——高电平为1.8V,同时允许3.3V输入,因为1.8VIO是3.3V容限的?
2、配置管脚和JTAG管脚都属于BANK2,现在的BANK2的VCCIO为3.3V,与配置芯片和BLASTE电平时兼容的,但是如果我的BANK2的VCCIO电平如果设置为1.8V,那么配置芯片的电源是否就该是1.8V?此时JTAG管脚的电平为1.8V标准,怎么和BLASTE的接口电平匹配呢?
页:
[1]