关于verilog二维数组处理，求打大神帮忙。
关于Verilog二维数组处理的问题，大神们，目前在做一个编程，将一个二维数组[像素]里头的值加权进行内插处理，即处理后原来的数组变大了，用Verilog怎么算才好，由于二维数组不能作为port，求救！！附件图：
A、B、C、D、E等为整像素点。b、h、m、s、aa、bb、cc、dd为半像素点，半像素的计算如下（b为一个例子）：
b=round((E-5F+20G+20H-5I+J)/32) round为取整函数
加权系数固定：（1，-5，20，20,-5,1）/32
【除了大写字母其他都是新增加的】
怎样思路才好？求大神帮忙！
页:
[1]