关于 xilinx spartan-6 系列的FPGA与DDR SDRAM 的电路连接问题？
本帖最后由 AUTORs哈 于 2013-4-12 08:05 编辑现在在做一个spartan-6 系列FPGA的存储器控制模块，网上搜到的资料一般是与DDR2或者是DDR3的硬件电路图，由于两者的封装是BGA类型的，不易于布线，所以先选个DDR系列，但是硬件电路图方面，有些控制线、地址线、命令线自己还是拿不准，涉及到串行和并行端接，各个电阻的阻值等等，还有是否一定接上拉电阻，有做过这种类似模块的大神，是否有这方面的典型电路之类的，麻烦指导或者分享一下……。谢谢……
页:
[1]