为什么厂家带的文件里只有端口定义,却没有内部逻辑,...
本帖最后由 a374589387 于 2013-4-1 19:34 编辑为什么厂家带的verilog模块文件里只有端口定义,却没有内部逻辑,还能编译综合成功啊? 为什么我们用C/C++编译器带的标准库函数.h文件里只有函数接口声明,却没有函数的代码实体,最后程序还能工作正常啊? 楼主,其实你还没见过更奇怪的,有时候厂家给你的文件打开时一堆乱码,不过却能编译,那时候你才会觉得神奇。 newbier 发表于 2013-4-1 20:07 static/image/common/back.gif
楼主,其实你还没见过更奇怪的,有时候厂家给你的文件打开时一堆乱码,不过却能编译,那时候你才会觉得神奇 ...
这是什么原因啊,本来想看懂程序的。有人说是因为被封装起来了,到底什么原因?有内部逻辑吗?不会没有吧? 没有源码不等于没有内部逻辑,这是两个不同的概念吧
如果是综合过的中间文件,那就看不到源码,但是有“内部逻辑”,直接用就行了
页:
[1]