想请大家看一下我的Lvds设置哪里出现问题
我的总体设计就是为了做个试验， 把一个固定数字通过FPGA以LVDS的方式发送出去，然后在接收回来，在分配管教的时候我设置成LVDS模式了，然后在分配管脚时我不知道选择哪种的才能用LVDS如图，所以就尝试
有些管脚就不让用LVDS模式，有些能用，能用的就自动分配另一个管脚出来后面还带了个（n）
然后编译就出现了以下的问题
所以想问大家
1.我这样的设计对不对
2.管脚的分配该如何设置，选择什么样的引脚呢
3.这个编译是哪里出现了问题，在网上没有搜到
看芯片的手册，上面可以用作差分的都标出来了 zchong 发表于 2013-3-31 22:08 static/image/common/back.gif
看芯片的手册，上面可以用作差分的都标出来了
我知道哪里错了，是发送的模块管脚需要设置成LVDS_E_3R的模式，外面还需要接三个电阻，接收部分需要接100欧电阻，如图
不过还想请教大侠，我现在把发射的三个电阻和一个接收电阻插在面包板上，然后FPGA引出来线，相互接起来实现图中的样子
发送的时候就发送一个数据“00000001”想在LED上显示，共阴极，只有四个LED灯，所以设置的是显示后四位的数据，可每次显示的就是“00001010”，如果输入改成“00000010”输出还是不变，要是改成“00000000”倒是LED灯就不亮了，我还在数码管上显示过，但是也不太对，输入的“10000001”数码管就是efg。这四个管都亮，如果把高四位送给数码管，第四位送个LED，送入“10000001”那么LED是1010，数码管是eg两个管子亮，我现在不知道是由于高频信号走面包板的过还是其他原因，我的FPGA程序
页:
[1]