quartus ii11.1下 DDR2 IP的例子工程上板调试，pll输出locked信号...
各位大虾：我在quartus ii11.1下 DDR2 IP的例子工程example_top上板调试，pll输出locked信号锁定不了
各位大虾：
我在quartus ii11.1下 DDR2 IP的例子工程example_top上板调试，pll输出locked信号锁定不了
我的输入时钟是25.000MHZ
http://www.alteraforum.com.cn/images/attachicons/attachimg.gifhttp://www.alteraforum.com.cn/attachment.aspx?attachmentid=1036http://www.alteraforum.com.cn/attachment.aspx?attachmentid=1035http://www.alteraforum.com.cn/attachment.aspx?attachmentid=1037请问下这可能是什么原因引起的，
我重新例化了一个工程单独对PLL做了实验，locked信号输出又是正常的
我的输入时钟是25.000MHZ
请问下这可能是什么原因引起的，
我重新例化了一个工程单独对PLL做了实验，locked信号输出又是正常的
页:
[1]