sme 发表于 2013-3-25 11:09:32

在FPGA中嵌入Cortex M0，怎么使用KEIL 调试？

我用M0+2片片内SRAM构成最小系统（M0+ROM+RAM），综合完后使用JTAG在KEIL中调试，不成功，提示下载出错，好像是需要弄个RAM的初始化配置，有大虾知道吗？

jm2011 发表于 2013-3-25 14:06:17

联系下，qq：911376002

yxm433 发表于 2013-3-25 18:30:12

这个是用xilinx的FPGA才有的吧？

zxq6 发表于 2013-3-25 19:44:47

关注一个

sme 发表于 2013-3-26 09:21:47

yxm433 发表于 2013-3-25 18:30 static/image/common/back.gif
这个是用xilinx的FPGA才有的吧？

跟是否是XILINX FPGA没有关系，软核，任何FPGA都可以。

sme 发表于 2013-3-26 09:24:20


已经认到ARM。

sme 发表于 2013-3-26 09:24:56


下载出错。。。

sme 发表于 2013-3-26 09:27:09


可能是要设置一个初始化的文件，不会。

number007cool 发表于 2013-3-26 09:36:49

现在cortex 0都有软和了M3的有不   哪弄的

amote 发表于 2013-3-26 20:33:40

请问楼主 是否开源的软核？{:smile:}

liurangzhou 发表于 2013-3-26 20:49:46

求代码，另，调试线需要占用IO口吧

william_rain 发表于 2013-3-26 20:53:55

sme 发表于 2013-3-26 09:27 static/image/common/back.gif
可能是要设置一个初始化的文件，不会。

在flash调试下载 可以不要这个初始化文件

sky5566 发表于 2013-3-26 21:05:08

不知道是否有 {:sweat:}cortex-m3

yuyu87 发表于 2013-3-26 22:10:47

关注一下               

susandy 发表于 2013-3-26 22:48:57

总线访问正常吗？认到核只能说明jtag链路正常吧！

苦行僧 发表于 2013-3-26 22:56:03

这个核哪里搞来的啊{:lol:}

newbier 发表于 2013-3-26 23:18:01

玩具玩具啊，太占资源了，想用的人花不起那个钱，有钱的人懒得用这么垃圾的mcu

3DA502 发表于 2013-3-26 23:23:19

Cortex-M1 处理器- ARM
ARM Cortex-M1 处理器是专为 FPGA 中的实现设计的最新型三阶段 32 位 RISC 处理器

sme 发表于 2013-3-27 10:04:25

william_rain 发表于 2013-3-26 20:53 static/image/common/back.gif
在flash调试下载 可以不要这个初始化文件

不是FLASH。

M0+ROM+RAM，ROM、RAM都是用FPGA片内RAM实现。

sme 发表于 2013-3-27 10:04:41

amote 发表于 2013-3-26 20:33 static/image/common/back.gif
请问楼主 是否开源的软核？

非开源。

sme 发表于 2013-3-27 10:05:56

susandy 发表于 2013-3-26 22:48 static/image/common/back.gif
总线访问正常吗？认到核只能说明jtag链路正常吧！

RTL仿真总线是正常的，但是没办法做JTAG仿真，这块不熟。
做过JTAG的读ID仿真，用JTAG下载程序不清楚协议。

sme 发表于 2013-3-27 10:08:41

newbier 发表于 2013-3-26 23:18 static/image/common/back.gif
玩具玩具啊，太占资源了，想用的人花不起那个钱，有钱的人懒得用这么垃圾的mcu ...

M0用来替代8051还是不错的，另外还有M0+可选呢。

susandy 发表于 2013-3-27 10:42:33

ahb总线的时序仿真怎么做的？做读写测试了吗？

sme 发表于 2013-3-27 11:17:50

susandy 发表于 2013-3-27 10:42 static/image/common/back.gif
ahb总线的时序仿真怎么做的？做读写测试了吗？

ROM/RAM都是挂ahb总线上，使用$readmemh调入程序跑仿真是没有问题的。写要确认下。

sme 发表于 2013-3-27 18:00:01

犯了低级错误，ROM的写描述有问题。

susandy 发表于 2013-3-27 18:59:10

sme 发表于 2013-3-27 18:00 static/image/common/back.gif
犯了低级错误，ROM的写描述有问题。

{:lol:} 的核综合出来多少万门？

sme 发表于 2013-3-27 20:25:51

susandy 发表于 2013-3-27 18:59 static/image/common/back.gif
的核综合出来多少万门？

1T 8051（不含ICE）:
LUT: 2308, REG: 448

Cortex M0（含ICE）:
LUT: 4704, REG:1061

以上是用XC3S400的结果。
基本上M0是8051的2倍大。但是如果都加上一些外围，比如TIMER、SPI、IIC等，要耗费更多逻辑门，应该是因为bus matrix/apb/ahb等总线接口原因吧。

sky5566 发表于 2013-3-27 20:57:48

sme 发表于 2013-3-27 20:25 static/image/common/back.gif
1T 8051（不含ICE）:
LUT: 2308, REG: 448



是否有程序?我以前有,,,但是看了就砍掉了..
目前有M1 Core for Xilinx Spartan-3E

sme 发表于 2013-3-27 21:07:25

sky5566 发表于 2013-3-27 20:57 static/image/common/back.gif
是否有程序?我以前有,,,但是看了就砍掉了..
目前有M1 Core for Xilinx Spartan-3E

完整的RTL应该网上没有吧。

要评估的可以去ARM网站下个deisgn start，可以综合、仿真。

sky5566 发表于 2013-3-28 23:09:06

FPGA 8051 可以使用 KEIL 仿真,不过使用USB 1.1 ,程序也有,使用 UJATG方式.
M0 之前有人提供原码,不过听说尚未完成,所以原著名称不是写 M0.

sme 发表于 2013-3-29 09:18:07

sky5566 发表于 2013-3-28 23:09 static/image/common/back.gif
FPGA 8051 可以使用 KEIL 仿真,不过使用USB 1.1 ,程序也有,使用 UJATG方式.
M0 之前有人提供原码,不过听说 ...

哦，可能你说的和我说的不是一回事。

1T 8051是我自己写的，含JTAG，可以在KEIL里仿真，这一套已经很完善了。JTAG只是定义CHIP的接口，至于接电脑，USB1.1、2.0甚至是并口、串口都可以的，取决于你的硬件PC －JTAG的转换，另外定义自己的仿真DLL。只是当时评估gate count时没有把ICE包含进去。

这个M0不是开源的，是商用的。

he33504898 发表于 2013-3-29 10:46:28

有点高深，还要好好学习才行

chanly1 发表于 2013-3-29 12:25:03

楼主可否交流下M0代码

sky5566 发表于 2013-3-29 20:49:05

sme 发表于 2013-3-29 09:18 static/image/common/back.gif
哦，可能你说的和我说的不是一回事。

1T 8051是我自己写的，含JTAG，可以在KEIL里仿真，这一套已经很完 ...

所谓的 1T 是 1个Cyte吗?有点不太可以,除非 RAM 及ROM 都加倍简化流水线读写.
OpenCode 有 8051+JTAG+USB1.1+HDMI范例,并且使用 KEIL 仿真,但是缺点是标准 12T.
目前我使用是 4T,可超到 60MHZ 左右,实际速度比 STC 快.


dhbighead 发表于 2013-3-29 21:13:57

{:lol:}{:lol:}{:lol:}
据我所知某些学校是有M0的软核的

sme 发表于 2013-3-29 22:25:32

sky5566 发表于 2013-3-29 20:49 static/image/common/back.gif
所谓的 1T 是 1个Cyte吗?有点不太可以,除非 RAM 及ROM 都加倍简化流水线读写.
OpenCode 有 8051+JTAG+US ...

开源的8051我没有发现有带ICE功能的，不知你具体是指哪个？
（这是网上搜到的一篇文章，基本上所能见到的8051核都列了来了：http://blog.sina.com.cn/s/blog_6e350d8801019wdb.html）

1T8051很正常，不是“所谓”，大部分指令确实是1T。市场上也很多，STC、SiliconLabs、ATMEL也有几个型号，另外dallas。

跑20－30M的话，ROM、RAM就是普通的，不需要特别结构。但要像SiliconLabs跑到50M，或有一些变态的跑100~200M，2级流水线应该有困难，好像用4级吧。

我用自己的8051核搭了个芯片，数字部分和SiliconLabs c8051f340全兼容，可以跑过他网站所有的USB例子。


不过现在感觉8051越来越没落了，从价格上来说，上比不过M0/M0+，下比不过EMC/PIC类似的核，其优点可能是多年打下来的应用基础、完善的开发工具链吧。

mcuprogram 发表于 2013-3-29 22:38:48

能开源码？？   

sky5566 发表于 2013-3-29 23:27:54

sme 发表于 2013-3-29 22:25 static/image/common/back.gif
开源的8051我没有发现有带ICE功能的，不知你具体是指哪个？
（这是网上搜到的一篇文章，基本上所能见到的 ...

按照你的说法我的也是1T,你提供"所能见到的8051核"...那些范例速度都太慢,我都测试过了,仅学习参考用{:titter:}

准备打算加入 wishbone SD及PGS & MIDI & Ether net...等周边,只是目前没有时间玩...

sme 发表于 2013-3-30 09:52:48

本帖最后由 sme 于 2013-3-30 09:55 编辑

sky5566 发表于 2013-3-29 23:27 static/image/common/back.gif
按照你的说法我的也是1T,你提供"所能见到的8051核"...那些范例速度都太慢,我都测试过了,仅学习参考用{:ti ...

大哥，1T不1T不是我说的好吧？我上文说的是：

STC、SiliconLabs、ATMEL也有几个型号，另外dallas

上面这几家的8051，你说是还是不是1T？


（这是网上搜到的一篇文章，基本上所能见到的8051核都列了来了：http://blog.sina.com.cn/s/blog_6e350d8801019wdb.html）

上面引用的文章仅供参考，我是说有这些8051核，没有看到你所说的OpenCode有带JTAG ICE，而不是说这些8051核都是1T。

go2deathward 发表于 2014-11-4 17:05:44

楼主，请问您的M0的内核是如何得到的？

freefei 发表于 2014-11-4 17:47:12

好高端啊

shangdawei 发表于 2014-11-4 18:44:13


这个核哪里搞来的啊

wangpengcheng 发表于 2014-11-4 19:08:10

这个支持一下，好办法，呵呵，有好多外设目前的情况都实现不了，如果可以的话自己DIY个ARM芯片也蛮好玩的！
页: [1]
查看完整版本: 在FPGA中嵌入Cortex M0，怎么使用KEIL 调试？