amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› 是否添加时序约束 对modelsim仿真结果是否有影响?
german010
发表于 2013-1-30 10:23:53
是否添加时序约束 对modelsim仿真结果是否有影响?
是否添加时序约束 对modelsim仿真结果是否有影响?
页:
[1]
查看完整版本:
是否添加时序约束 对modelsim仿真结果是否有影响?