ab8780000 发表于 2012-12-26 18:01:48

再问一个Cyclone IV芯片RAM使用问题

再问一个Cyclone IV芯片RAM使用问题
我用的是Cyclone IV芯片，内部存储器为M9K块
我定义了12个FIFO，每个FIFO，深度为2K，位宽为17bit
按道理每个FIFO应该消耗4个M9K块就够了
可是综合结果是只有4个FIFO消耗的4个M9K块，而剩余8个FIFO消耗了5个M9K块
求解，为什么有些FIFO用了5个M9K块，它怎么综合的？有优化设置选项吗？

wye11083 发表于 2012-12-26 18:41:14

正常正常。不用的模块综合时就优化掉了。

蓝色风暴@FPGA 发表于 2012-12-27 16:51:04

Quartus II对用户所配置的存储器默认是拆位宽不拆深度
所以对于17*2K的FIFO
综合器拆分方式为4个4*2K、1个1*8K
所以总共消耗5个M9K块

XP85118978 发表于 2012-12-27 22:12:14

1楼跟三楼是头像中的关系吗？

蓝色风暴@FPGA 发表于 2012-12-28 10:13:47

XP85118978 发表于 2012-12-27 22:12 static/image/common/back.gif
1楼跟三楼是头像中的关系吗？

小号而已
页: [1]
查看完整版本: 再问一个Cyclone IV芯片RAM使用问题