串口接收数据并解析的FPGA程序，原来可以，现在不可以？
本帖最后由 german010 于 2012-12-26 10:35 编辑请教大家一下：
写了个串口接收命令并解析该命令的FPGA程序，没有进行 timequest的时序分析
就是FPGA接收到串口命令后解析命令，并置位FPGA的某个输出管脚为高或低，是sof格式，原来一直用着很正常，放了一晚上，哪里也没东，今天烧写进FPGA忽然不能用了，向FPGA发命令，FPGA的管脚没有反应，用另外一个程序，即：FPGA接收数据并原样传回PC机的程序，还可以正常使用，是何种原因？
虽然timequest 没分析，开始可以，应该时序没问题吧，现在为何不行了，难道FPGA用的时间久了，时间特性改变了，就不行了吗？
而且，不加约束的话，quartus ii 应该按1Ghz来综合，在项目路径下如果没有sdc文件， timequest应该按1Ghz来进行时间分析吧？我用timequest进行了默认分析，timequest也没有报错
一个串口哪来什么时序问题，多想了，检查下硬件或者串口发送格式 1，确认程序加载成功；可以通过点灯或者输出周期信号来加以辅助确认；
2，如果程序加载成功，那么是时序或者信号质量问题。你这个应该没有高速信号（高速不等于高频），看时序吧。因为串口是异步，要时钟采样判决的，好好看下代码，可能的话仿真一下。 可能还是波特率生成不准。。。 xiangxiadage 发表于 2012-12-27 17:25 static/image/common/back.gif
1，确认程序加载成功；可以通过点灯或者输出周期信号来加以辅助确认；
2，如果程序加载成功，那么是时序或 ...
请问你仿真用哪个版本的modelsim， 我用的cyclone iv ，modelsim 6.5e不能仿真吧，但更高版本的modelsim 破解不成功？ 蓝色风暴@FPGA 发表于 2012-12-27 17:02 static/image/common/back.gif
一个串口哪来什么时序问题，多想了，检查下硬件或者串口发送格式
我是用这个程序接收一个两字节的命令，然后解析去执行命令，
fpga接收串口数据，然后原样子返回 是正常的，
但是有个 接收命令 解析，然后我在 解析的一个case中置位某个端口为高或低电平，不成功？ 串口带解析的部分，贡献出来，让俺参考参考？ sasinop 发表于 2013-6-1 19:02 static/image/common/back.gif
串口带解析的部分，贡献出来，让俺参考参考？
这个 网上有啊，我参考特权同学的例子 写的 german010 发表于 2013-6-2 01:21 static/image/common/back.gif
这个 网上有啊，我参考特权同学的例子 写的
特权那个代码，如果不注意的话，接收多个字节就有问题！！
页:
[1]