wuyuehang 发表于 2012-12-21 16:36:28

CORDIC算法的VERILOG实现

这几天研究了cordic算法，从参考别人代码到自己改写到合适精度的以及象限转换，遇到的问题基本解决，有遇到问题的可以来这里互相讨论cordic算法，互相学习吧。
以下付出verilog的源码以及相应的简单激励，输出波形sin和cos，另外如果利用cordic1.0v文件将出现毛刺现象，希望对大家有用。{:smile:}
attach://79149.zip

wuyuehang 发表于 2012-12-21 16:38:22

第一次不太会贴链接呀。。
源码

wuyuehang 发表于 2012-12-21 16:39:31

只能做出超级链接了，呵呵
cordic算法的verilog实现以及仿真激励源码

wangshaosh123 发表于 2012-12-21 17:41:16

顶一下学习一下传说中的算法

sky5566 发表于 2012-12-21 19:07:38

wuyuehang 发表于 2012-12-21 16:39 static/image/common/back.gif
只能做出超级链接了，呵呵
cordic算法的verilog实现以及仿真激励源码

xilinx 有DSP48,ALtera 也有 alt_MUL...速度比較快.{:sweat:}

wuyuehang 发表于 2012-12-21 19:20:31

sky5566 发表于 2012-12-21 19:07 static/image/common/back.gif
xilinx 有DSP48,ALtera 也有 alt_MUL...速度比較快.

嗯，那个的确有。但是cordic算法也不只是实现sin和cos嘛。

wuyuehang 发表于 2012-12-21 19:21:15

sky5566 发表于 2012-12-21 19:07 static/image/common/back.gif
xilinx 有DSP48,ALtera 也有 alt_MUL...速度比較快.

这个也不是很难，所以就自己写一个嘛{:lol:}

wuyuehang 发表于 2012-12-21 19:22:00

wangshaosh123 发表于 2012-12-21 17:41 static/image/common/back.gif
顶一下学习一下传说中的算法

这里文档我就不整理了，网络上面基本千篇一律的。

NJ8888 发表于 2012-12-21 19:41:43

有IP核的，造车不用从造轮子完全自己做

wuyuehang 发表于 2012-12-21 20:06:51

NJ8888 发表于 2012-12-21 19:41 static/image/common/back.gif
有IP核的，造车不用从造轮子完全自己做

嗯，是啊。有些就弄不出来了，虽然有些舍近求远。ip是方便，不过不如自己写的清晰。现在是学生也不是公司员工，基本功打好也蛮好的。

pocker5200 发表于 2012-12-21 21:51:28

matlab仿真+system generator生成IP
vivado直接将C/C++算法转换成verilog
有了这些强有力的工具，可以更加专注于系统设计……

wangshaosh123 发表于 2012-12-22 21:23:05

pocker5200 发表于 2012-12-21 21:51 static/image/common/back.gif
matlab仿真+system generator生成IP
vivado直接将C/C++算法转换成verilog
有了这些强有力的工具，可以更加 ...

vivado直接将C/C++算法转换成verilog
这个现在只有7系列的一个类型的芯片支持   
离普及还有一段距离不过这是发展趋势

yixinyiyi 发表于 2012-12-23 16:30:34

用到了来找楼主讨论

wuyuehang 发表于 2012-12-24 10:01:27

yixinyiyi 发表于 2012-12-23 16:30 static/image/common/back.gif
用到了来找楼主讨论

你可以像上面几楼说的用ip核。不过出于兴趣自己可以实现以下，对算法认识就更加彻底了，欢迎交流。

zlpvch 发表于 2013-8-22 01:16:51

ip核不给力啊         

513696765 发表于 2013-9-4 23:06:29

支持一下哦

lyl520719 发表于 2013-10-2 06:25:36

自己动手写理解的比较深刻，感谢楼主。

253198542wang 发表于 2013-10-4 20:08:02

支持一下啊

linjpxt 发表于 2013-10-4 21:11:54

试过 latice 的 IP 核，只有16位的精度，感觉不是很够，自己写可以写到18位，20次迭代

Sunny_em 发表于 2014-6-12 11:05:26

mark之，多谢楼主

cxylosing 发表于 2016-4-9 20:05:39

你确定能用？为什么我测试下来发现是错的，你的输入phase_in是怎么定义的啊？

hunningtu 发表于 2016-4-9 22:07:14

用过cordic求过artan反正切值，没来的及细细弄懂里面的细节
页: [1]
查看完整版本: CORDIC算法的VERILOG实现