SRAM读写问题
我写了一个SRAM读写的控制器，实现了48个地址数据的读写，但是重新上电后读出来的数据就不对了，这是什么情况呢？ SRAM??重新上电？{:dizzy:} RAM掉电不能存数据能存的是ROM 我知道的有种RAM 可以
铁电存储器 FRAM lrcasd 发表于 2012-12-17 09:39 static/image/common/back.gif
SRAM??重新上电？
就是FPGA板子重新上电。。我昨天读写是正确的，今天再一试就不对了，不清楚是啥原因？！ haizheng4 发表于 2012-12-17 09:42 static/image/common/back.gif
RAM掉电不能存数据
能存的是ROM
恩啊。。。。我在FPGA和SRAM中间加了地址锁存器74ACT16373DL aikimi7 发表于 2012-12-17 09:56 static/image/common/back.gif
恩啊。。。。我在FPGA和SRAM中间加了地址锁存器74ACT16373DL
換吧 74ACT16273
一般FPGA送電瞬間都有弱提升高電位,你是否有排除? sky5566 发表于 2012-12-17 10:10 static/image/common/back.gif
換吧 74ACT16273
一般FPGA送電瞬間都有弱提升高電位,你是否有排除?
这两个型号有什么区别吗？弱提升高电位对读写有什么影响呢？麻烦指教~~谢谢！另外。我在写时序时调整了下时序，增加了一个时钟之后，读写是正确的，但是总线上读取某些数据时，下一个时刻总线上不再是该数据了。。这个和你说的是不是有关系，还是说读写时序的问题？ aikimi7 发表于 2012-12-17 10:28 static/image/common/back.gif
这两个型号有什么区别吗？弱提升高电位对读写有什么影响呢？麻烦指教~~谢谢！另外。我在写时序时调整了下 ...
你先看 sram 的 rd 或是 wr 的確認訊號,以及 cs 或是 oe 的確認訊號.
早期廉價的 FPGA 對電源處理不是很好,所以有分IO電源與內核電源,你知道為什麼嗎?(隔離處理)
sky5566 发表于 2012-12-17 12:57 static/image/common/back.gif
你先看 sram 的 rd 或是 wr 的確認訊號,以及 cs 或是 oe 的確認訊號.
早期廉價的 FPGA 對電源處理不是很 ...
我的是CYCLONE III应该没有上电顺序这一说了。。主要还是有地址锁存器，总线上的时序估计处理的不好。。你有FPGA+地址锁存器+SRAM的相关代码嘛，可否参考下？还有你推荐的地址锁存器和我用的有什么不同呢？谢谢~ sky5566 发表于 2012-12-17 12:57 static/image/common/back.gif
你先看 sram 的 rd 或是 wr 的確認訊號,以及 cs 或是 oe 的確認訊號.
早期廉價的 FPGA 對電源處理不是很 ...
这是电路连接图 本帖最后由 sky5566 于 2012-12-17 21:13 编辑
aikimi7 发表于 2012-12-17 14:29 static/image/common/back.gif
我的是CYCLONE III应该没有上电顺序这一说了。。主要还是有地址锁存器，总线上的时序估计处理的不好。。 ...
你的圖SRAM CE 腳沒控制...另外 373換 273 這與整體電源 power down 輸出有關...
外部連接週邊讀寫資料有分2種設計方式(1)硬設.(2)軟設
硬設就是你要考慮自己晶片的 tsu tco th..等參數設定.
優點:速度可達最快.
缺點:換晶片或廠家都要修改參數值,況且含週邊裝置也要考慮進來.
軟設就是使用程序將讀寫分(n拍)case(n)...等方式讀寫週邊裝置
優點:換晶片或是廠家不用考慮參數(因為自己模擬 tsu tco..)
缺失:讀寫速度慢,所以必須提高頻率.(國外都使用這種比較多,也比較穩)
页:
[1]