linucos 发表于 2012-12-8 11:21:55

单片机IO口上拉电阻的不解,各位指点!




当上拉电阻是10K的时候,如果单片机内部要读IO的状态,是不是内部电阻要很大才行,来保证IO那点电位是逻辑高电平呢?
另外,其他单片机和51的实现,类似吧?
谢谢各位!

shiningjohn 发表于 2012-12-8 11:34:35

一般单片机的IO口处于输入状态时,都是高阻态 high Z,即如楼主第一张图中的输入缓冲器,其输入阻抗很大(兆欧级)

linucos 发表于 2012-12-8 11:39:21

shiningjohn 发表于 2012-12-8 11:34 static/image/common/back.gif
一般单片机的IO口处于输入状态时,都是高阻态 high Z,即如楼主第一张图中的输入缓冲器,其输入阻抗很大( ...

好吧,实际上,是不是上拉电阻,大点也无所谓了?

shiningjohn 发表于 2012-12-8 12:15:04

linucos 发表于 2012-12-8 11:39 static/image/common/back.gif
好吧,实际上,是不是上拉电阻,大点也无所谓了?

不一定,上拉电阻与信号的上升时间和功耗有关,上拉电阻大->信号上升慢,耗电省;上拉电阻小->信号上升块,耗电大

linucos 发表于 2012-12-8 12:57:37

shiningjohn 发表于 2012-12-8 12:15 static/image/common/back.gif
不一定,上拉电阻与信号的上升时间和功耗有关,上拉电阻大->信号上升慢,耗电省;上拉电阻小->信号上升块 ...

好吧,谢谢
页: [1]
查看完整版本: 单片机IO口上拉电阻的不解,各位指点!