amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› 使用verilong代码写的工程,想生成bdf文件,看下模块图,不...
german010
发表于 2012-11-22 09:21:50
使用verilong代码写的工程,想生成bdf文件,看下模块图,不...
代码写好后,点击file---creat/update----creat symbol file for current file,然后新建一个bdf文件,在bdf窗口里右键单击,然后insert就可以看到了
但我的工程里为何creat symbol file for current file 是灰色显示,而不能操作?
wildone
发表于 2012-11-22 09:23:36
文件要先保存,导入工程
页:
[1]
查看完整版本:
使用verilong代码写的工程,想生成bdf文件,看下模块图,不...