请教个FPGA输入数据的同步时钟的约束问题？
fpga并行输入8位数据，使用一个10M的同步时钟方波同步输入，即：每来一个时钟方波，使用该方波的上升沿来锁存数据；但这个时钟不是一直有，而是每间隔1ms，来500个方波，即：在1ms的开始 出现500个方波，然后就没有了这样的间歇时钟输入能否像普通时钟那样加上时间约束？ 没有人知道吗，这个算信号还是算时钟？
感觉是不是应该算信号，时钟都是连续的，虽然这里也是叫做时钟，但其实还是信号 ？？
约束的话应该还是按着是信号来约束。。。
页:
[1]