charliesnake 发表于 2012-11-20 14:40:19

关于FPGA的速度上限

      我使用的FPGA是Altera公司的Cycloneiii系列EP3C40，最近在某个工程中我使用到了内部的逻辑分析仪Signaltap II，在使用过程中，我把采样时钟设置成400MHz，来采样一些200MHz时钟下跑的模块，结果采样无输出结果；而我把采样时钟设置成200MHz，把被采样的模块的时钟降低一倍至100MHz，采样有正确输出（是否完全正确待定）；我又把采样时钟设置成200MHz，被采样的模块的时钟依然设置为200MHz，采样有正确输出（是否完全正确待定），请问这是为什么？是因为400MHz的时钟已经超过了Signaltap II的内部采样时钟的速度上限吗？如果有，在什么文档里可以查到速度上限？谢谢大家~

DepravedLucien 发表于 2012-11-20 15:54:29

Cyclone IIIDatasheet   

Switch character 部分

CHENBINGSTER 发表于 2012-11-20 16:35:38

3C用400M，有点过了吧，我用过EP3C5E144C8 ,166M的

charliesnake 发表于 2012-11-20 17:00:15

DepravedLucien 发表于 2012-11-20 15:54 static/image/common/back.gif
Cyclone IIIDatasheet   

Switch character 部分

谢谢DepravedLucien的回复，我查了一下cycloneiii的datasheet的switching characteristics一节，里面的内容非常丰富，例如EP3C40-8速度器件的9*9乘法器的时钟理想状态下最高的运行时钟是180MHz，如下图所示，待我慢慢咀嚼文档

charliesnake 发表于 2012-11-20 17:00:52

CHENBINGSTER 发表于 2012-11-20 16:35 static/image/common/back.gif
3C用400M，有点过了吧，我用过EP3C5E144C8 ,166M的

是过了，我刚刚查看了cycloneiii的datasheet发现的{:tongue:}
页: [1]
查看完整版本: 关于FPGA的速度上限