hunningtu 发表于 2012-11-19 22:00:39

双SDRAM的fpga板子制作，出问题，求助大神！

   自己手边有个EP1C6Q240的核心板，放着无用，就想拿来加上两个sdram，自己单层板，用腐蚀的方法来做。焊接好了，没有短路和断路，两个sdram的clk用的是普通IO口，在示波器下可以看见都能跑到80Mhz（实验室示波器很垃圾）。但是问题是不能跑nios，出现的提醒是sdram有问题。nios下自己配置没问题，也就是硬件没问题的。
   sdram的移相自己不会计算，从0一直试到-8ns，一般自己的板子-3ns。（板载时钟50Mhz）
   于是怀疑是不是自己的设计有问题？量了一下导线的电阻，有的是0.2欧的，有的是0.5欧的，这样子会导致sdram不工作吗？求解释啊？照片压缩了一下变色了。

sky5566 发表于 2012-11-19 23:30:22

本帖最后由 sky5566 于 2012-11-19 23:34 编辑

提升電阻好像沒看到很多?
我 CS,RAS,CAS,WE,DQM,SCKE 都有加提升電阻至 +3.3V
SDRAM_CLK 指定 FPGA_OUT_CLK腳
SDRAM_CLK PLL 使用 c2 輸出(c0,c1,c2)

hunningtu 发表于 2012-11-19 23:35:30

看到别人的板子sdram都是靠的芯片比较近，我这是不是线走的太长了？

skycomm 发表于 2012-11-20 09:43:52

可以试着降频看看，不过首先要确定硬件连接是正确的 ，楼主可以将原理图上传给大家看下。另外nios里面sdram控制器的设置也要确认。个人觉得跟线长没有关系，80mhz还好

hunningtu 发表于 2012-11-20 12:23:58

skycomm 发表于 2012-11-20 09:43 static/image/common/back.gif
可以试着降频看看，不过首先要确定硬件连接是正确的 ，楼主可以将原理图上传给大家看下。另外nios里面sdram ...

硬件测了好几遍了，焊接没有问题，频率降低到30Mhz，还是不行。nios设置中sdram我是按照默认的参数。一般都不需要该的。sdram用的是三星的k4s641632。8Mbit，datasheet上写着可以跑到160多M吧。原理图确实没什么，就用io口连接就行了。

ab8780000 发表于 2012-11-20 13:00:12

先不跑nios，单独跑SDRAM看下能不能通

hunningtu 发表于 2012-11-20 13:04:03

ab8780000 发表于 2012-11-20 13:00 static/image/common/back.gif
先不跑nios，单独跑SDRAM看下能不能通

这个还真没试过，如果不用nios的话去测试sdram，能够跑通，在nios下跑不通，有这种情况吗？

hunningtu 发表于 2012-11-20 13:57:24

ab8780000 发表于 2012-11-20 13:00 static/image/common/back.gif
先不跑nios，单独跑SDRAM看下能不能通

听了您的建议，还真能跑啊。想不通啊，为什么nios下不行呢？幸好我用nios的不多。

skycomm 发表于 2012-11-20 14:38:40

感觉应该是quartus里面信号线没有连接对。nios不会出问题的，我一直用。仔细检查一下吧。

hunningtu 发表于 2012-11-20 15:44:51

skycomm 发表于 2012-11-20 14:38 static/image/common/back.gif
感觉应该是quartus里面信号线没有连接对。nios不会出问题的，我一直用。仔细检查一下吧。 ...

恩，再查查看看。

ab8780000 发表于 2012-11-20 20:12:54

能单独跑，说明SDRAM那边没什么问题，仔细看看你的NIOS吧
页: [1]
查看完整版本: 双SDRAM的fpga板子制作，出问题，求助大神！