amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› 关于 fpga时钟分析延时问题,导线延时间
german010
发表于 2012-11-17 09:23:02
关于 fpga时钟分析延时问题,导线延时间
本帖最后由 german010 于 2012-11-17 09:25 编辑
如图所示:
图中的寄存器有延时是可以理解的,寄存器的反转一定需要时间,但是其中所说的导线上会产生路径延时吗?电信号的传递速度是 电磁波的传递速度,电磁波的速度是光速,那么短的距离, 在导线上产生的延时 会感觉得出来吗?
wangshaosh123
发表于 2012-11-17 11:32:40
布线资源有多有少
有时走不过去会自动加上逻辑门来延时的
这样间接地肯定会影响的
页:
[1]
查看完整版本:
关于 fpga时钟分析延时问题,导线延时间